RISC (Reduced Instruction Set Computer)

RISC (Reduced Instruction Set Computer)

단순하고 고정된 길이의 기본 명령어만 제공하여 파이프라인 효율을 극대화하고 하드웨어 복잡도를 낮춘 명령어 집합 구조

목적: 파이프라인 최적화, 하드웨어 단순화, 고속 실행, 전력 효율

특징: 고정길이 명령어, Load/Store 구조, 단순 주소지정, 다수의 레지스터, 1사이클 실행

설계원칙

• •고정길이 명령어(32비트): 빠른 디코딩, 파이프라인 효율
• •Load/Store 구조: 메모리 접근은 Load/Store만, 연산은 레지스터
• •단순 주소지정: 즉시, 레지스터, 베이스+오프셋
• •다수 레지스터: 32개 이상 범용 레지스터
• •파이프라인 최적화: 명령어 단순화로 깊은 파이프라인 가능

장점: 높은 성능, 단순한 HW, 파이프라인 효율, 낮은 전력, 빠른 실행

단점: 낮은 코드 밀도, 많은 명령어 수, 컴파일러 복잡도

적용사례: ARM(모바일), MIPS(임베디드), RISC-V(오픈소스), PowerPC, SPARC

비교: RISC(단순/고정/파이프라인/저전력) vs CISC(복잡/가변/고밀도/호환성)

연관: ISA, ARM, RISC-V, 파이프라인, Load/Store