RISC-V

RISC-V

오픈소스 명령어 집합 구조(ISA)로, 무료·개방형 라이선스 하에 누구나 사용·수정·확장할 수 있는 RISC 기반 프로세서 설계 표준

목적: 개방형 표준, 라이선스 비용 제거, 교육·연구, 맞춤형 프로세서 설계

특징: 오픈소스, 모듈형, 확장 가능, 간결한 기본 ISA, 표준 확장

ISA 구성

• •기본 ISA: RV32I(32비트), RV64I(64비트), RV128I(128비트)
• •표준 확장: M(곱셈/나눗셈), A(Atomic), F(단정밀도 부동소수점), D(배정밀도), C(압축 명령어)
• •조합 예: RV64IMAFD = RV64G(범용), RV64IMAFDC = RV64GC(범용+압축)

설계 원칙: 간결성, 모듈성, 확장성, 교육 친화성, 상용화 가능

장점: 무료 라이선스, 맞춤형 설계, 혁신 자유, 벤더 종속 없음, 작은 실리콘 면적

단점: 생태계 발전 중, 소프트웨어 지원 제한, 성능 검증 필요

적용사례: 임베디드(SiFive), AI 가속기, IoT, 교육(UC Berkeley), 중국(Alibaba T-Head)

에코시스템: RISC-V International(표준 관리), GCC/LLVM(컴파일러), Linux/FreeBSD(OS)

비교: RISC-V(오픈소스/무료/확장성) vs ARM(라이선스/성숙) vs x86(폐쇄/복잡/고성능)

연관: RISC, ISA, 오픈소스 하드웨어, SiFive, 임베디드