Memory Consistency Model (메모리 일관성 모델)

Memory Consistency Model (메모리 일관성 모델)

멀티프로세서 시스템에서 메모리 연산(읽기/쓰기)이 다른 프로세서에게 어떤 순서로 관찰되는지를 규정하는 규칙 체계

캐시 일관성과 구분: 캐시 일관성(Cache Coherence)은 동일 주소에 대한 일관성, 메모리 일관성 모델은 서로 다른 주소 간 연산 순서 규정

주요 모델

• •Sequential Consistency(순차 일관성): 모든 프로세서의 연산이 단일 전역 순서로 관찰, 가장 직관적이나 성능 제약
• •TSO(Total Store Order): Store→Load 재배치만 허용, Store Buffer 사용, x86/x64 채택
• •Relaxed/Weak Consistency: 대부분의 재배치 허용, 메모리 배리어로 필요 시 순서 강제, ARM/RISC-V 채택

비교: Sequential(엄격/직관적/저성능) vs TSO(Store Buffer/중간/x86) vs Relaxed(유연/고성능/배리어 필요)

연관: 캐시 일관성, 메모리 배리어, 멀티코어, 동시성 프로그래밍, MESI