토픽 20 / 36·Part 2. 확장 트렌드
Chiplet / 반도체 지정학
19. Chiplet / 반도체 지정학
무어의 법칙 한계 → 칩렛 조합 + 지정학적 공급망 재편
19-1. 아키텍처 관점
Chiplet Architecture
← UCIe (Universal Chiplet Interconnect Express)
← Advanced Packaging (CoWoS, FOPLP, 3D 스태킹)
← SoC (System on Chip) 설계
← RISC-V (오픈 ISA, 지정학적 대안)
← ISA (명령어 집합 아키텍처, x86/ARM/RISC-V)
← CPU 구조 (파이프라인/슈퍼스칼라)
← 디지털 논리 / 논리회로 설계19-2. 지정학/산업 관점
AI 칩 전쟁
← CHIPS Act (미국 $52B 반도체 보조금)
← EU Chips Act (EUR 43B, 2030년 20% 목표)
← 수출 통제 (대중 첨단칩 제한)
← 반도체 공급망 (TSMC/삼성/Intel 파운드리)
← 팹리스-파운드리 모델
← 반도체 제조 공정 (EUV 리소그래피)